Simulação de uma Memória Cache
![[hit-ratio graph]](hitratio.png)
Para a cadeira de Arquitectura de Computadores na FEUP, precisei, juntamente com o Paulo Bluemel, de apresentar uma pequena simulação de uma memória cache, split, 2 way set associative com LRU.
Aqui está o relatório :
cache_sim.pdf
E aqui estão os slides utilizados na apresentação:
cache_sli.pdf
Os ficheiros que são referidos no relatório, encontram-se aqui.
To front page